<button id="rrd2y"><acronym id="rrd2y"></acronym></button>

  • <strong id="rrd2y"><track id="rrd2y"></track></strong>
  • 您當前的位置:檢測資訊 > 科研開發

    PCB設計時如何考慮電磁兼容

    嘉峪檢測網        2024-05-30 08:33

    1、 層分布

     

    1.1 雙面板,頂層為信號層,底面為地平面。

     

    1.2 四層板,頂層為信號層,第二層為地平面,第三層走電源、控制線。特殊情況下(如 射頻信號線要穿過屏蔽壁),在第三層要走一些射頻信號線。每層均要求大面積敷地。

     

    1.2 四層板,頂層為信號層,第二層為地平面,第三層走電源、控制線。特殊情況下(如 射頻信號線要穿過屏蔽壁),在第三層要走一些射頻信號線。每層均要求大面積敷地。

     

    2、 接地

     

    地線設計在電子設備中,接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用,可解決大部分干擾問題。電子設備中地線結構大致有系統地、機殼地(屏蔽地)、數字地(邏輯地)和模擬地等。在地線設計中應注意以下幾點:

     

    2.1 大面積接地 為減少地平面的阻抗,達到良好的接地效果,建議遵守以下要求:

     

    a) 射頻 PCB 的接地要求大面積接地; 

     

    b) 在微帶印制電路中,底面為接地面,必須確保光滑平整; 

     

    c) 要將地的接觸面鍍金或鍍銀,導電良好,以降低地線阻抗; 

     

    d) 使用緊固螺釘,使其與屏蔽腔體緊密結合,緊固螺釘的間距小于λ/20(依具體情 況而定)。

     

    2.2 分組就近接地 按照電路的結構分布和電流的大小將整個電路分為成相對獨立的幾組,各組電路就 近接地形成回路,要調整各組內高頻濾波電容方向,縮小電源回路。注意接地線要短而直, 禁止交叉重疊,減少公共地阻抗所產生的干擾。

     

    2.3 射頻器件的接地 表面貼射頻器件和濾波電容需要接地時,為減少器件接地電感,要求:

     

    a) 至少要有 2 根線接鋪地銅箔; 

     

    b) 用至少 2 個金屬化過孔在器件管腳旁就近接地。 

     

    c) 增大過孔孔徑和并聯若干過孔。 

     

    d) 有些元件的底部是接地的金屬殼,要在元件的投影區內加一些接地孔,表面層 不得布線。

     

    2.4 正確選擇單點接地與多點接地在低頻電路中,信號的工作頻率小于1MHz,它的布線和器件間的電感影響較小,而接地電路形成的環流對干擾影響較大,因而應采用一點接地。當信號工作頻率大于10MHz時,地線阻抗變得很大,此時應盡量降低地線阻抗,應采用就近多點接地。當工作頻率在1~10MHz時,如果采用一點接地,其地線長度不應超過波長的1/20,否則應采用多點接地法。

      

    2.5 將數字電路與模擬電路分開電路板上既有高速邏輯電路,又有線性電路,應使它們盡量分開,而兩者的地線不要相混,分別與電源端地線相連。要盡量加大線性電路的接地面積。

      

    2.6 盡量加粗接地線若接地線很細,接地電位則隨電流的變化而變化,致使電子設備的定時信號電平不穩,抗噪聲性能變壞。因此應將接地線盡量加粗,使它能通過三位于印制電路板的允許電流。如有可能,接地線的寬度應大于3mm.

     

    2.7 將接地線構成閉環路設計只由數字電路組成的印制電路板的地線系統時,將接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在于:印制電路板上有很多集成電路元件,尤其遇有耗電多的元件時,因受接地線粗細的限制,會在地結上產生較大的電位差,引起抗噪聲能力下降,若將接地結構成環路,則會縮小電位差值,提高電子設備的抗噪聲能力。

     

    2.8 微帶電路的接地 微帶印制電路的終端單一接地孔直徑必須大于微帶線寬,或采用終端大量成排密布小孔 的方式接地。

     

    2.9  接地工藝性要求

     

    a) 在工藝允許的前提下,可縮短焊盤與過孔之間的距離;

     

    b) 在工藝允許的前提下,接地的大焊盤可直接蓋在至少 6 個接地過孔上(具體數量因 焊盤大小而異);

     

    c) 接地線需要走一定的距離時,應縮短走線長度,禁止超過λ/20,以防止天線效應 導致信號輻射;

     

    d) 除特殊用途外,不得有孤立銅箔,銅箔上一定要加地線過孔;

     

    e) 禁止地線銅箔上伸出終端開路的線頭。

     

    3、器件的布局

     

    在PCB設計的過程中,從EMC角度,首先要考慮三個主要因素:輸入/輸出引腳的個數,器件密度和功耗。一個實用的規則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。

     

    在器件布置方面,原則上應將相互有關的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時鐘電路和高頻電路等主要干擾和輻射源應單獨安排,遠離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。

     

    高頻元器件盡可能縮短連線,以減少分布參數和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠離。震蕩器盡可能靠近使用時鐘芯片的位置,并遠離信號接口和低電平信號芯片。元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會減小元器件之間的分布參數,也符合混合電路的制造工藝,易于生產。

     

    在混合電路基片上電源和接地的引出焊盤應對稱布置,最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平面。

     

    在選用多層混合電路時,電路板的層間安排隨著具體電路改變,但一般具有以下特征。

     

    (1)電源和地層分配在內層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。

     

    (2)板內電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源平滑電容,同時接地平面對電源平面分布的輻射電流起到屏蔽作用。

     

    (3)布線層應盡量安排與電源或地平面相鄰以產生通量對消作用。

     

    在電路設計中,往往只注重提高布線密度,或追求布局均勻,忽視了線路布局對預防干擾的影響,使大量的信號輻射到空間形成干擾,可能會導致更多的電磁兼容問題。因此,良好的布線是決定設計成功的關鍵。

     

    GND走線

     

    地線不僅是電路工作的電位參考點,還可以作為信號的低阻抗回路。地線上較常見的干擾就是地環路電流導致的地環路干擾。解決好這一類干擾問題,就等于解決了大部分的電磁兼容問題。地線上的噪音主要對數字電路的地電平造成影響,而數字電路輸出低電平時,對地線的噪聲更為敏感。地線上的干擾不僅可能引起電路的誤動作,還會造成傳導和輻射發射。因此,減小這些干擾的重點就在于盡可能地減小地線的阻抗(對于數字電路,減小地線電感尤為重要)。

     

    地線的布局要注意以下幾點:

     

    (1)根據不同的電源電壓,數字電路和模擬電路分別設置地線。

     

    (2)公共地線盡可能加粗。在采用多層厚膜工藝時,可專門設置地線面,這樣有助于減小環路面積,同時也降低了接受天線的效率。并且可作為信號線的屏蔽體。

     

    (3)應避免梳狀地線,這種結構使信號回流環路很大,會增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。

     

    (4)板上裝有多個芯片時,地線上會出現較大的電位差,應把地線設計成封閉環路,提高電路的噪聲容限。

     

    (5)同時具有模擬和數字功能的電路板,模擬地和數字地通常是分離的,只在電源處連接。

     

    電源線布線

     

    一般而言,除直接由電磁輻射引起的干擾外,經由電源線引起的電磁干擾最為常見。因此電源線的布局也很重要,通常應遵守以下規則。

     

    (1)電源線盡可能靠近地線以減小供電環路面積,差模輻射小,有助于減小電路交擾。不同電源的供電環路不要相互重疊。

     

    (2)采用多層工藝時,模擬電源和數字電源分開,避免相互干擾。不要把數字電源與模擬電源重疊放置,否則就會產生耦合電容,破壞分離度。

     

    (3)電源平面與地平面可采用完全介質隔離,頻率和速度很高時,應選用低介電常數的介質漿料。電源平面應靠近接地平面,并安排在接地平面之下,對電源平面分布的輻射電流起到屏蔽作用。

     

    (4)芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容,應貼近芯片安裝,使去耦電容的回路面積盡可能減小。

     

    (5)選用貼片式芯片時,盡量選用電源引腳與地引腳靠得較近的芯片,可以進一步減小去耦電容的供電回路面積,有利于實現電磁兼容。

     

    信號線的布線

     

    在使用單層薄膜工藝時,一個簡便適用的方法是先布好地線,然后將關鍵信號,如高速時鐘信號或敏感電路靠近它們的地回路布置,最后對其它電路布線。信號線的布置最好根據信號的流向順序安排,使電路板上的信號走向流暢。

     

    如果要把EMI減到最小,就讓信號線盡量靠近與它構成的回流信號線,使回路面積盡可能小,以免發生輻射干擾。低電平信號通道不能靠近高電平信號通道和無濾波的電源線,對噪聲敏感的布線不要與大電流、高速開關線平行。如果可能,把所有關鍵走線都布置成帶狀線。不相容的信號線(數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應相互遠離,不要平行走線。信號間的串擾對相鄰平行走線的長度和走線間距極其敏感,所以盡量使高速信號線與其它平行信號線間距拉大且平行長度縮小。

     

    導帶的電感與其長度和長度的對數成正比,與其寬度的對數成反比。因此,導帶要盡可能短,同一元件的各條地址線或數據線盡可能保持長度一致,作為電路輸入輸出的導線盡量避免相鄰平行,最好在之間加接地線,可有效抑制串擾。低速信號的布線密度可以相對大些,高速信號的布線密度應盡量小。

     

    在多層厚膜工藝中,除了遵守單層布線的規則外還應注意:

     

    盡量設計單獨的地線面,信號層安排與地層相鄰。不能使用時,必須在高頻或敏感電路的鄰近設置一根地線。分布在不同層上的信號線走向應相互垂直,這樣可以減少線間的電場和磁場耦合干擾;同一層上的信號線保持一定間距,最好用相應地線回路隔離,減少線間信號串擾。每一條高速信號線要限制在同一層上。信號線不要離基片邊緣太近,否則會引起特征阻抗變化,而且容易產生邊緣場,增加向外的輻射。

     

    時鐘線路的布線

     

    時鐘電路在數字電路中占有重要地位,同時又是產生電磁輻射的主要來源。一個具有2ns上升沿的時鐘信號輻射能量的頻譜可達160MHz。因此設計好時鐘電路是保證達到整個電路電磁兼容的關鍵。關于時鐘電路的布局,有以下注意事項:

     

    (1)不要采用菊花鏈結構傳送時鐘信號,而應采用星型結構,即所有的時鐘負載直接與時鐘功率驅動器相互連接。

     

    (2)所有連接晶振輸入/輸出端的導帶盡量短,以減少噪聲干擾及分布電容對晶振的影響。

     

    (3)晶振電容地線應使用盡量寬而短的導帶連接至器件上;離晶振最近的數字地引腳,應盡量減少過孔。

     

    4、 屏蔽

     

    1 射頻信號可以在空氣介質中輻射??臻g距離越大,工作頻率越低,輸入輸出端的寄 生耦合就越小,隔離度則越大。PCB 典型的空間隔離度約為 50dB。

     

    2 敏感電路和強烈輻射源電路要加屏蔽,但如果設計加工有難度時(如空間或成本限 制等),可不加,但要做試驗最終決定。這些電路有:

     

    a) 接收電路前端是敏感電路,信號很小,要采用屏蔽。

     

    b) 對射頻單元和中頻單元須加屏蔽。接收通道中頻信號會對射頻信號產生較大干擾, 反之,發射通道的射頻信號對中頻信號也會造成輻射干擾。

     

    c) 振蕩電路:強烈輻射源,對本振源要單獨屏蔽,由于本振電平較高,對其他單元形 成較大的輻射干擾。

     

    d) 功放及天饋電路:強烈輻射源,信號很強,要屏蔽。

     

    e) 數字信號處理電路:強烈輻射源,高速數字信號的陡峭的上下沿會對模擬的射頻信 號產生干擾。

     

    f) 級聯放大電路:總增益可能會超過輸出到輸入端的空間隔離度,這樣就滿足了振蕩 條件之一,電路可能自激。如果腔體內的電路同頻增益超過 30-50dB,必須在 PCB 板 上焊接或安裝金屬屏蔽板,增加隔離度。實際設計時要綜合考慮頻率、功率、增益情況 決定是否加屏蔽板。

     

    g) 級聯的濾波、開關、衰減電路:在同一個屏蔽腔內,級聯濾波電路的帶外衰減、級 聯開關電路的隔離度、級聯衰減電路的衰減量必須小于 30-50dB。如果超過這個值, 必須在 PCB 板上焊接或安裝金屬屏蔽板,增加隔離度。實際設計時要綜合考慮頻率、功 率、增益情況決定是否加屏蔽板。

     

    h) 收發單元混排時應屏蔽。

     

    i) 數?;炫艜r,對時鐘線要包地銅皮隔離或屏蔽。

     

    屏蔽材料和方法

     

    1 常用的屏蔽材料均為高導電性能材料,如銅板、銅箔、鋁板、鋁箔。鋼板或金屬鍍 層、導電涂層等。

     

    2 靜電屏蔽主要用于防止靜電場和恒定磁場的影響。應注意兩個基本要點,即完善的 屏蔽體和良好的接地性。

     

    3 電磁屏蔽主要用于防止交變磁場或交變電磁場的影響,要求屏蔽體具有良好的導電 連續性,屏蔽體必須與電路接在共同的地參考平面上,要求 PCB 中屏蔽地與被屏蔽電路地要 盡量的接近。

     

    4 對某些敏感電路,有強烈輻射源的電路可以設計一個在 PCB 上焊接的屏蔽腔,PCB 在 設計時要加上“過孔屏蔽墻”,就是在 PCB 上與屏蔽腔壁緊貼的部位加上接地的過孔。要求 如下:

     

    a) 有兩排以上的過孔;

     

    b) 兩排過孔相互錯開;

     

    c) 同一排的過孔間距要小于λ/20;

     

    d) 接地的 PCB 銅箔與屏蔽腔壁壓接的部位禁止有阻焊。

     

    5 射頻信號線在頂層穿過屏蔽壁時,要在屏蔽腔相應位置開一個槽門,門高大于 0.5mm, 門寬要保證安裝屏蔽壁后信號線與屏蔽體間的距離大于 1mm。

     

    5、 屏蔽罩設計

     

    5.1 金屬屏蔽腔的基本結構

     

    5.1.1 此類屏蔽罩被廣泛使用,如圖 27。材料一般為薄的鋁合金,制造工藝一般采用沖 壓折彎或壓力鑄造工藝,這種屏蔽罩有較多的螺釘孔,便于螺釘固定。部分需鋁合金蓋子和 吸波材料增強屏蔽性能。射頻 PCB 需裝在屏蔽腔內,要選擇合適的屏蔽腔尺寸,使其最低 諧振頻率遠高于工作頻率,最好 10 倍以上,詳見附錄 G“金屬屏蔽腔的尺寸設計”。

     

    5.1.2 屏蔽腔的高度一般為第一層介質厚度 15-20 倍或以上,在屏蔽腔面積一定時,要 提高屏蔽腔的最低諧振頻率,需增加長寬比,避免正方形的腔體,如圖 。

     

    5.2 金屬屏蔽腔對 PCB 布局的工藝要求

     

    5.2.1 屏蔽罩與 PCB 板接觸的罩體設計時應考慮 PCB bottom 面的器件高度,特別是插 件器件引腳伸出的高度。

     

    5.2.2 需考慮螺絲禁布區的大小,防止組裝時損壞表層線路或器件。射頻功放板由于結 構尺寸的限制,其單板尺寸相對較小,故一般要求螺釘安裝空間(禁布區)至少在安裝孔焊 盤外側。螺釘安裝空間見表 5

    5.2.3 金屬屏蔽罩自身成本和裝配成本很貴,并且外形不規則的金屬屏蔽罩在制造時很 難保證高精度和高平整性,又使元器件布局受到一些限制;金屬屏蔽罩不利于元器件更換和 故障定位。

     

    5.2.4 盡可能保證屏蔽罩的完整非常重要,進入金屬屏蔽罩的數字信號線應該盡可能走 內層,RF 信號線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去,不過缺口 處周圍要盡可能地多布一些地,不同層上的地可通過多個過孔連在一起。

     

    5.2.5 為保證裝配和返修,金屬屏蔽罩周圍5mm范圍內不能有超過其高度的器件,Chip 小器件到屏蔽罩的距離應該2mm以上,其它器件距離要求3mm以上,并且放置朝向最好 符合方便維修方向。

     

    5.2.6 金屬屏蔽罩內部不能有超過其高度的器件,并且器件頂部到屏蔽罩面的距離要符 合安全規范要求。

     

    5.2.7 需考慮 SMA 微帶插座與 PCB 板接觸時的高度匹配,否則焊接可靠性存在影響。如圖29所示,設計時須考慮PCB板厚的公差(±10%),金屬屏蔽腔的加工誤差(±0.05mm)。建議 SMA 微帶插座與 PCB 板的高度間隙不超過 0.5mm,插座與焊盤不允許有明顯偏差。

    5.2.8 由于功放板設計的特殊情況,容許 2 塊單板之間信號穿過屏蔽罩,并用飛線連接, 如圖

    分享到:

    來源:硬件十萬個為什么

    天天躁日日躁狠狠躁欧美老妇AP_日本四级视频网站_国产精品女人视频免费_日本中文字幕乱码在线高清
    <button id="rrd2y"><acronym id="rrd2y"></acronym></button>

  • <strong id="rrd2y"><track id="rrd2y"></track></strong>